SystemVerilog for Verification (Hardcover)
 
作者: Chris Spear 
分類: Electrical engineering ,
Circuits & components ,
Computer-aided design (CAD) ,
Computer hardware  
書城編號: 517555


售價: $1400.00

購買後立即進貨, 約需 18-25 天

 
 
出版社: Springer
出版日期: 2012/01/01
重量: 0.88 kg
ISBN: 9781461407140
 
>> 相關電子書

商品簡介
Verification Guidelines.- Data Types.- Procedural Statements and Routines.- Connecting the Testbench and Design.- Basic OOP.- Randomization.- Threads and Interprocess Communication.- Advanced OOP and Testbench Guidelines.- Functional Coverage.- Advanced Interfaces.- A Complete SystemVerilog Testbench.- Interfacing with C/C++.
Chris Spear 作者作品表

SystemVerilog for Verification (Hardcover)

eBook: SystemVerilog for Verification: A Guide to Learning the Testbench Language Features (DRM PDF)

eBook: SystemVerilog for Verification: A Guide to Learning the Testbench Language Features (DRM PDF)

* 以上資料僅供參考之用, 香港書城並不保證以上資料的準確性及完整性。
* 如送貨地址在香港以外, 當書籍/產品入口時, 顧客須自行繳付入口關稅和其他入口銷售稅項。

 

 

 

  我的賬戶 |  購物車 |  出版社 |  團購優惠
加入供應商 |  廣告刊登 |  公司簡介 |  條款及細則

香港書城 版權所有 私隱政策聲明

顯示模式: 電腦版 (改為: 手機版)